Apêndice A (parte 7 – final)

A.2.7 Processo BiCMOS

As características dos transistores bipolares npn verticais construídos em um processo CMOS são determinadas pela largura da base e pela área do emissor, sendo que valores típicos para o parâmetro beta estão entre 50 e 100 e a frequência de corte, acima de algumas dezenas de gigahertz.

A.2.8 Transistor pnp Lateral

Apesar de processos BiCMOS não são otimizados para a geração de transistores pnp, é possível construi-los, porém com beta em torno de 10 e baixa frequência de corte.

A.2.9 Resistores p-Base e Pinched-Base

Uma vez que os processos BiCMOS oferecem uma camada de difusão p extra (p-Base), ela pode ser usada para a formação de resistores. Com sua dopagem moderada, resistores de alguns kilohms podem ser obtidos. Através do estrangulamento (pinched-base) da região p por uma difusão n, as resistências obtidas podem chegar até 100kOmega, porém com as mesmas características dos resistores comuns: baixa tolerância e alto coeficiente de temperatura.

A.2.10 Processo BiCMOS SiGe

As limitações do silício não permitem que a tecnologia BiCMOS comum seja usada em circuitos modernos de radiofrequência, uma vez que necessitam de velocidades de operação maiores. Através da adição do germânio ao silício, é possível obter maior velocidade dos portadores, resultando em transistores bipolares capazes de operar até 200GHz. Entretanto, a estrutura dos transistores bipolares deve ser alterada para que seja possível tirar proveito do material SiGe.

A.3 Layout VLSI

A conversão de um esquema elétrico em um layout de circuito integrado, hoje, pode ser feita semiautomaticamente, ou até mesmo de forma inteiramente automática, através das ferramentas computacionais disponíveis.

Da mesma forma que nos layouts de placas de circuito impresso, as conexões entre os vários componentes devem ser redesenhadas para que não se cruzem, ou utilizem outras camadas para fazê-lo. Cada camada na ferramenta computacional pode ser representada por uma cor para facilitar a visualização do projetista.

O layout se inicia com o posicionamento dos transistores. É interessante que isso seja feito de maneira que a menor área possível seja ocupada, levando-se em conta as interconexões entre os transistores para formar os circuitos desejados.

Após o término do layout, algumas ferramentas de projeto auxiliado por computador (computer aided design – CAD) podem ser utilizadas para verificar se o circuito está de acordo com o esquema, se as regras do processo foram seguidas e se o desempenho do circuito, agora considerando variáveis do layout, é o mesmo que se havia projetado.

Então, quando os ajustes requeridos pelos passos de verificação tiverem sido feitos, o layout pode ser enviado para que as máscaras dos processos de fotolitografia sejam fabricadas. E, por fim, as máscaras serão utilizadas no processo de fabricação para construir o circuito integrado.

Anúncios

Deixe um comentário

Preencha os seus dados abaixo ou clique em um ícone para log in:

Logotipo do WordPress.com

Você está comentando utilizando sua conta WordPress.com. Sair / Alterar )

Imagem do Twitter

Você está comentando utilizando sua conta Twitter. Sair / Alterar )

Foto do Facebook

Você está comentando utilizando sua conta Facebook. Sair / Alterar )

Foto do Google+

Você está comentando utilizando sua conta Google+. Sair / Alterar )

Conectando a %s